(54) DELAY DISCRIMINATION C

(11) 1-55921 (A) (43) 2.3.19 (19) JP


(21) Appl. No. 62-213282 (22) 27.8.198

(71) FUJITSU LTD (72) MASAYUKI ONUKI (51) Int. Cl⁴. H04B1/16,H03H11/02,H03H15/00

pURPOSE: To attain the processing such as the disconnection of resonance equalizer, by constituting a circuit by a clock extraction circuit connected to an input and an output of a transversal equalizer, a phase comparator and a comparator receiving the output of the phase comparator and outputting a minimum phase/

nonminimum phase discriminating signal.

CONSTITUTION: A clock is extracted from the input/output of a transversal equalizer by clock extraction circuits 22, 24, given to a phase comparator 26 and the phase is compared, then an output corresponding to the delay time T and lead time T is obtained. It is given to a comparator 30 through a low pass filter 28. Thus, when the input exceeds a threshold level the comparator . 30 produces an H level signal representing a nonminimum phase and when the input does not exceeds the threshold level, an L level signal representing the minimum phase is generated. Thus, the discrimination of minimum/ nonminimum phase in fading is attained and the insertion/removal of the resonance equalizer is attained.



14a,14b: transversal equalizer, b: I channel, c: Q channel, a: discrimination signal

(54) TRANSMISSION SD SYSTEM

(11) 1-55922 (A) (43) 2.3.1989 (19) JP


(21) Appl. No. 62-213283 (22) 27.8.1987

(71) FUJITSU LTD (72) TADASHI KAWADA

(51) Int. Cl4. H04B7/06

PURPOSE: To contrive the saving of power consumption, by inserting a switch opened in the absence of fading between an IF branching circuit and an SD transmission panel in the transmission SD system provided with a transmission panel receiving a main signal, the SD transmission panel, an EPS control circuit and a detection control circuit.

CONSTITUTION: A switch 46 is inserted between an IF branching circuit 10 and the SD transmission panel 16. The switch 46 is closed at the occurrence of fading. The main signal A is divided by the IF branching circuit 10, an IF signal A₁ at the main side is subjected to frequency conversion and power amplification by the transmission panel 12 and transmitted from an antenna 14. Moreover, the IF signal A₂ of the SD side enters the SD transmission panel 16 through the switch 46, subjected to frequency conversion and power amplification and the result is transmitted from an antenna 18. The switch 46 is opened in the stable state without fading. Since no IF input A₂ exists in the SD transmission panel 16, no RF output exists and the transmission is the single transmission by the transmission panel 12 and the antenna 14. Thus, the power consumption is by only one transmission panel.



44: EPS control circuit. 42: control signal separation circuit. 40: IF synthesis circuit. 34.22: reception panel. 38: SD reception panel. 24: detection control circuit. 28: transmission panel. 26: control signal insertion circuit

(54) SPACE DIVERSITY CONTROL CIRCUIT

(11) 1-55923 (A)

(:

€ (*)

ĮĮ.

10

(43) 2.3.1989 (19) JP

(21) Appl. No. 62-213313 (22) 27.8.1987


(71) FUJITSU LTD (72) EIICHI HIRAYAMA

(51) Int. Cl⁴. H04B7/08

PURPOSE: To contrive the improvement of the efficiency of maintenance, by providing a inverse synthesizer synthesizing the phase of reception signal of main and sub antennas in opposite phase and a detection circuit detecting a periodic minute level of a phase shifter appearing at the output of the inverse synthesizer so as to quicken

the location of a device fault and a line fault quickly.

CONSTITUTION: The reception signal of the main antenna and the reception signal of the sub antenna phase-shifted by a phase shifter 14 are synthesized by a synthesizer 12. Then a synthesizing signal of an output of the synthesizer 12 is subjected to band limit by a filter 15, the level fluctuation is suppressed by an AGC amplifier 16 and in-band amplitude deviations fo, f., f. are detected by a detection section 18. On the other hand, since the inverse synthesizer 2 synthesizes the reception signals of the main antenna and the sub antenna in opposite phase, a minute level change in the reception signal based on the phase shifter appears eminently in the synthesized output at the normal state of the circuit. The detection circuit 3 can detect a minute level change appearing at the output of the inverse synthesizer 2 with high accuracy in the normal state. Thus, the fault of a reception circuit 1 and the fault in a radio line are identified to locate the device fault from the line fault.



l: space diversity reception circuit, a: main antenna, sub antenna, c: reception signal, d: reception signal outpe: amplitude deviation, 19: level control circuit, Al alarm. C: control signal

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭64-55922

@Int,Cl,4

識別記号

广内整理番号

❸公開 昭和64年(1989)3月2日

H 04 B 7/06

7251-5K

審査請求 未請求 発明の数 1 (全4頁)

劉発明の名称 送信SD方式

②特 願 昭62-213283

20出 願 昭62(1987)8月27日

⑫発 明 者 川 田

正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

印出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

20代理人 弁理士 脊柳 稔

明 和 智

1.発明の名称

送信SD方式

2.特許請求の範囲

IF分岐回路 (10) を介して主信号が入力される送信盤 (12) およびSD送信盤 (16) と、受信側より送られる制御信号 (E) に従って核SD送信盤の移相器を制御する信号 (G) を出力するEPS制御回路 (44) と、

受信状態に応じて前記移相器の移相量を指示する前記制御信号(E)を出力する検波制御回路(24)とを備える送信SD方式において、

前記 I F 分岐 四路 (10) と S D 送信 盤 (16) との間に、フェージングのないとき関く切替器 (46)を挿入したことを特徴とする送信 S D 方式。

3.発明の詳細な説明

(概 要)

マイクロ波通信システムに用いられる送信SD 方式に関し、

フェージング発生時のみ送借SD方式になるよ

うにして消費電力の節減を図ることを目的とし、

1 F分岐国路を介して主信号が入力される送信型およびSD送信盤と、受信側より送られる制御信号に従って該SD送信盤の移相器を制御する信号を出力するEPS制御回路と、受信状態に応じて前記移相器の移相量を指示する前記制御信号を出力する検波制御回路とを備える送信器との間に、前記1F分岐回路とSD送信盤との間に、フェージングのないとき関く切替器を挿入した構成とする。

(産業上の利用分野)

本発明は、マイクロ波通信システムに用いられる送信SD(スペースダイパーシチ)方式に関する。

マイクロ波通信システムにおいてはフェージングの厳しい条件ではSD方式が有効であり、そして通常は消費電力が少なくて済む受信SD方式が採用されるが、受信側でアンテナを2面、離して設置するのが困難などの場合は受信SD方式がと

特閒昭64-55922 (2)

れず、止むを得ず送債SD方式が採用される。

(従来の技術)

第2図に従来の送信SD方式を示す。送信側では主信号Aがハイブリッド10を介して送信監12とSD送信監16に入り、アンテナ14.18 より送出される。受信側ではアンテナ20によりこれらを受け、受信監22によりRF境協、MIX等してIF出力Bを生じる。また受信出力は快波制御四路24に刺御する信号、内院定角とに対かる。この制御信号とは挿入野路26により受信側送信信号Cに加えられる。送信監28を通してアンテナ30より送出される。

送信側ではこれをアンテナ32,36で受信し、 受信盤34、SD受信盤38、IF合成回路40 を通して制御信号分離四路42に取込み、前記制 御信号Eを送信信号Cより分離し、前者をF、後 者をDとして出力する。制御信号F(前配B)は EPS(エンドレスフェーズシフタ)制御回路44

と移相方向を指示するものであるが、1 国に指示する移相量は一例として3 6 0° / 2 5 6 を 1 ステップとしてその1 ステップとする、検波出力の 駆化度に応じて1. 2. 4. ……ステップとする など、方式により異なる。

アンテナは送受信報用とする場合が多く、この場合は14と32、18と36、20と30は1つのアンテナになる。勿論アンテナ14と18は取付け位置が異なり、特性は同じであるが共用はできない。受信SD方式では送信例アンテナは1つ、受信例アンテナは設置位置を異ならせて2つとなる。この受信SD方式では、当然、送信例へ受信状態を知らせる(送信条件の変更求)ことはせず、最適受信状態への調整は受信例単独で処理する。

(発明が解決しようとする問題点)

ところで送信SD方式では送信系を2系統持つ ため、消費電力が寄しく大きいという問題がある (送信機は受信機に比べて消費電力が衍遠いに大 に入力し、SD送信型16への位相制御信号 C を 出力させる。本方式はヘテロダイン方式であって、 信号 A は中間周波(IF)であり、これは送信型 16に入力して、図示しないが移相器を経て混合 器に入り、こゝで局部発振器の出力周波数と混合 されて高周波(RF)に変換され(送信型12で も間様であるが、これには移相器はない)、電力 増幅されたのちアンテナ18より送信されるが 制御信号 G はSD送信型16の上記移相器の移相 量を変える。

この結果受信側での受信状態が変り、検波制御 図路 2 4 の検波出力が変るが、これが前回検波出力が変るが、これが前回をなっておれば(一層フラットでは逆のの のでいるなら)制御信号 B により前回とは近のの 相方向の移相を指示し、前回検波出力よりや、、 はなっておれば前回と同方向の移相を指示している 分よくなっておれば移相指示しない。こうして 分よくなっておれば移相指示しない受信状態を はなっておれば移れることができる。

制御信号EはSD送信盤16の移相器の移相量

きい)。

送受信系を2重に持つSD方式でも、フェージングの発生しない安定状態では一方の系だけでも 充分満足な受信ができる。

本発明はかいる点に着目するものであり、フェージング発生時のみ送債SD方式になるようにして消費電力の節減を図ることを目的とするものである。

(問題点を解決するための手段)

上記目的は、「F分較回路(10)を介して主信号が入力される送信盤(12)およびSD送信盤(16)と、受信側より送られる制御信号(E)に従って該SD送信盤の移相器を制御する信号(C)を出力するEPS制御回路(44)と、受信状態に応じて前配移相器の移相量を指示する前記制御信号(E)を出力する検波制御回路(24)とを協える送信SD方式において、前記IF分核回路(10)とSD送信盤(16)との間に、フェージングのないとき聞く切替器(46)を挿入した構成とするこ

特間昭64-55922 (3)

とにより達成される。

(作用)

上記構成によれば、フェージングのないときは 単一送受償系とすることができるから、電力損失 を大幅に低減することができる。

(実施例)

第1図に本発明の実施例を示す。第2図と同じ 部分には同じ符号が付してあり、両図を比較すれ ば明らかなように本発明ではIF分岐回路10と SD送信盤16との間に切替器46を挿入する。

切替器46はフェージング発生時に閉じ、これにより第1図のシステムは第2図のシステムは第2図のシステムは第2図のシステムは第4回路(ハイブリッド)10により2分され、メケーン側のFP信号AIは送信盤11で開設飲変換、電力増幅され、アンテナ14より送出される。またSD側のIP信号AIは、今は閉じている切替器46を通ってSD送信盤16に入り、ことで関

波数変換、電力増幅され、アンテナ18より送信される。なおこのとき、受信例の制御信号Eにより発生された制御信号Gにより、SD送信盛16内の移相器を操作し、受信例の受信出力が及良になるようにする。

受信側ではアンテナ 2 0 により、送信アンテナ 1 4 . 1 8 からの送信波の合成液を受信し、受信 整 2 2 で R F 増幅、周波数変換し、 I F 出力 B を 生じる。更に、 I F 出力は検波制御国路 2 4 に 入力され、 S D 送信盛の移相器の制御方向及び制置を示す制御信号 E が作られる。本発明では で 製御信号 E にはフェージングの 有無をも 表示させる。この制御信号 E は 挿入 国路 2 6 で受信例送信信号 C に 加えられ、送信盤 2 8 を 経てアンテナ 3 0 より送信側へ送出される。

送信倒ではこれをアンテナ32、38で受信し、 受信費34、38、1P合成団路40を経て分離 団路42へ導き、こいで制御借号Pを分離する。 制御信号P(こいではF)はEPS制御回路44 に入力され、こいで位相制御信号Gとなり、SD

送信盤16の移相器を制御する。

フェージングのない安定時は、切替器 4 6 を開く。この状態ではSD送信盤 1 6 は 1 F 入力 A : がないため R F 出力もなく、送信は送信盤 1 2 、アンテナ 1 4 による単一送信になる。受信側ではこれを受信し、検波制御国路 2 4 でフェージングのないことを検出して切替器 1 3 のオープン命令を作成し、これを制御信号 E とする。これにより上記切替器 4 6 の関
成状態が保持される。

(発明の効果)

以上説明したように本発明によれば、送受信装置で最も消費電力の大きい部分である送信服を2 台使う送信SD方式において、フェージングのない安定時には単一送受信方式に切替えるので消費電力を送信盤一台分で済ませることができ、甚だ有効である。


4.図面の簡単な説明

第1図は本発明方式を示すプロック図、 第2図は従来方式を示すプロック図である。


第1図で14, 18, 20, 30, 32, 36 はアンテナ、46は切替器である。

出願人 富士 调 株式 会 社代理人弁理士 青 仰 稔

特開昭64-55922 (4)



本務明 オ式 表示 † ブロック 図 第 1 図



従来すれをホサブロック図 第 2 図